文献
J-GLOBAL ID:201702212413221547
整理番号:17A1257359
二値畳込みニューラルネットワークのための最適化された加速器設計の調査【Powered by NICT】
Exploring optimized accelerator design for binarized convolutional neural networks
著者 (6件):
Ueyoshi Kodai
(Hokkaido University, Graduate School of Information Science and Technology, Sapporo, Hokkaido, 060-0814, Japan)
,
Ando Kota
(Hokkaido University, Graduate School of Information Science and Technology, Sapporo, Hokkaido, 060-0814, Japan)
,
Orimo Kentaro
(Hokkaido University, Graduate School of Information Science and Technology, Sapporo, Hokkaido, 060-0814, Japan)
,
Ikebe Masayuki
(Hokkaido University, Graduate School of Information Science and Technology, Sapporo, Hokkaido, 060-0814, Japan)
,
Asai Tetsuya
(Hokkaido University, Graduate School of Information Science and Technology, Sapporo, Hokkaido, 060-0814, Japan)
,
Motomura Masato
(Hokkaido University, Graduate School of Information Science and Technology, Sapporo, Hokkaido, 060-0814, Japan)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2017
号:
IJCNN
ページ:
2510-2516
発行年:
2017年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)