文献
J-GLOBAL ID:201702216640075513
整理番号:17A0026050
MISコンタクトでのFermiレベルピニング緩和のモデリング:nおよびpMOSFET同時集積の考慮-パートI
Modeling of Fermi-Level Pinning Alleviation With MIS Contacts: n and pMOSFETs Cointegration Considerations-Part I
著者 (8件):
Borrel Julien
(STMicroelectronics, Crolles, France)
,
Hutin Louis
(University Grenoble Alpes, Grenoble, France)
,
Rozeau Olivier
(University Grenoble Alpes, Grenoble, France)
,
Jaud Marie-Anne
(University Grenoble Alpes, Grenoble, France)
,
Martinie Sebastien
(University Grenoble Alpes, Grenoble, France)
,
Gregoire Magali
(STMicroelectronics, Crolles, France)
,
Dubois Emmanuel
(Centre National de la Recherche Scientifique, Institut d’E ́lectronique de Microe ́lectronique et de Nanotechnologie, Villeneuve d’Ascq, France)
,
Vinet Maud
(University Grenoble Alpes, Grenoble, France)
資料名:
IEEE Transactions on Electron Devices
(IEEE Transactions on Electron Devices)
巻:
63
号:
9
ページ:
3413-3418
発行年:
2016年
JST資料番号:
C0222A
ISSN:
0018-9383
CODEN:
IETDAI
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)