文献
J-GLOBAL ID:201702216836915799
整理番号:17A0242475
FPGAを用いた非最小位相DC-DC昇圧コンバータの出力電圧追跡のためのアンチリセットワインドアップ補償による内部モデル制御器の実現【Powered by NICT】
Implementation of an internal model controller with anti-reset windup compensation for output voltage tracking of a non-minimum phase dc-dc boost converter using FPGA
著者 (3件):
Tarakanath K.
(Department of Electrical Engineering, Indian Institute of Technology Bombay, Mumbai, India)
,
Patwardhan Sachin C.
(Department of Chemical Engineering, Indian Institute of Technology Bombay, Mumbai, India)
,
Agarwal Vivek
(Department of Electrical Engineering, Indian Institute of Technology Bombay, Mumbai, India)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2016
号:
SPEC
ページ:
1-6
発行年:
2016年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)