文献
J-GLOBAL ID:201702217500850680
整理番号:17A0214312
5nm技術での32ビットプロセッサコア:トランジスタと相互接続影響VLSIシステムの性能の解析【Powered by NICT】
32-bit Processor core at 5-nm technology: Analysis of transistor and interconnect impact on VLSI system performance
著者 (5件):
Lee Chi-Shuen
(Deprtment of Electrical Engineering, Stanford University, Stanford, CA 94305, USA)
,
Cline Brian
(ARM Inc., Austin, TX 78735, USA)
,
Sinha Saurabh
(ARM Inc., Austin, TX 78735, USA)
,
Yeric Greg
(ARM Inc., Austin, TX 78735, USA)
,
Wong H.-S. Philip
(Deprtment of Electrical Engineering, Stanford University, Stanford, CA 94305, USA)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2016
号:
IEDM
ページ:
28.3.1-28.3.4
発行年:
2016年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)