文献
J-GLOBAL ID:201702224553434979
整理番号:17A1635463
FPGAフロアプランを介したストリーミングステンシル時間ステップ設計の最適化【Powered by NICT】
Optimizing streaming stencil time-step designs via FPGA floorplanning
著者 (5件):
Rabozzi Marco
(Politecnico di Milano, Milan, Italy)
,
Natale Giuseppe
(Politecnico di Milano, Milan, Italy)
,
Festa Biagio
(Politecnico di Milano, Milan, Italy)
,
Miele Antonio
(Politecnico di Milano, Milan, Italy)
,
Santambrogio Marco D.
(Politecnico di Milano, Milan, Italy)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2017
号:
FPL
ページ:
1-4
発行年:
2017年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)