文献
J-GLOBAL ID:201702228669206949
整理番号:17A1274521
整定時間試験のための高速DAC信号のディジタル信号処理の複雑なアルゴリズムの研究【Powered by NICT】
Investigation of complex algorithm of digital signal processing of high-speed DACs signals for settling time testing
著者 (4件):
Kvedaras R.
(Faculty of Electronics, Vilnius Gediminas Technical University, Vilnius, Lithuania)
,
Kvedaras V.
(Faculty of Electronics, Vilnius Gediminas Technical University, Vilnius, Lithuania)
,
Ustinavicius T.
(Faculty of Electronics, Vilnius Gediminas Technical University, Vilnius, Lithuania)
,
Masiulionis R.
(Faculty of Electronics, Vilnius Gediminas Technical University, Vilnius, Lithuania)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2017
号:
MEASUREMENT
ページ:
71-74
発行年:
2017年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)