文献
J-GLOBAL ID:201702230792032248
整理番号:17A0056307
ハードウエア加速されたニューラルネットワークにSRAMアーキテクチャにおける誤差耐性の測定【Powered by NICT】
Measuring error-tolerance in SRAM architecture on hardware accelerated neural network
著者 (6件):
Kwon Sangheon
(School of Electrical and Electronic Engineering, Yonsei University)
,
Lee Kyungmin
(School of Electrical and Electronic Engineering, Yonsei University)
,
Kim Yoonsoo
(School of Electrical and Electronic Engineering, Yonsei University)
,
Kim Kyungah
(School of Electrical and Electronic Engineering, Yonsei University)
,
Lee Changmin
(School of Electrical and Electronic Engineering, Yonsei University)
,
Ro Won Woo
(School of Electrical and Electronic Engineering, Yonsei University)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2016
号:
ICCE-Asia
ページ:
1-4
発行年:
2016年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)