文献
J-GLOBAL ID:201702231791768875
整理番号:17A1036254
先進CMOSノードにおけるレイアウト依存効果の信頼性コンパクトモデリングアプローチ【Powered by NICT】
Reliability compact modeling approach for layout dependent effects in advanced CMOS nodes
著者 (11件):
Ndiaye C.
(REER/STMicroelectronics - 850 rue Jean Monnet 38926 Crolles, France)
,
Berthelon R.
(REER/STMicroelectronics - 850 rue Jean Monnet 38926 Crolles, France)
,
Huard V.
(REER/STMicroelectronics - 850 rue Jean Monnet 38926 Crolles, France)
,
Bravaix A.
(ISEN REER-IM2NP UMR CNRS 7334, Pl. G. Pompidou, 83000 Toulon, France)
,
Diouf C.
(CEA-LETI, Minatec campus, 17 rue des Martyrs, 38054 Grenoble Cedex 4, France)
,
Andrieu F.
(CEA-LETI, Minatec campus, 17 rue des Martyrs, 38054 Grenoble Cedex 4, France)
,
Ortolland S.
(REER/STMicroelectronics - 850 rue Jean Monnet 38926 Crolles, France)
,
Rafik M.
(REER/STMicroelectronics - 850 rue Jean Monnet 38926 Crolles, France)
,
Lajmi R.
(REER/STMicroelectronics - 850 rue Jean Monnet 38926 Crolles, France)
,
Federspiel X.
(REER/STMicroelectronics - 850 rue Jean Monnet 38926 Crolles, France)
,
Cacho F.
(REER/STMicroelectronics - 850 rue Jean Monnet 38926 Crolles, France)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2017
号:
IRPS
ページ:
4C-4.1-4C-4.7
発行年:
2017年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)