文献
J-GLOBAL ID:201702232882823668
整理番号:17A0754783
65nm CMOSにおける時間に基づく積分制御を用いた0.0021mm~21.82mW,2.2GHz PLL【Powered by NICT】
A 0.0021 mm2 1.82 mW 2.2 GHz PLL Using Time-Based Integral Control in 65 nm CMOS
著者 (6件):
Zhu Junheng
(Coordinated Science Laboratory, University of Illinois at Urbana-Champaign, Urbana, IL, USA)
,
Nandwana Romesh Kumar
(Coordinated Science Laboratory, University of Illinois at Urbana-Champaign, Urbana, IL, USA)
,
Shu Guanghua
(Coordinated Science Laboratory, University of Illinois at Urbana-Champaign, Urbana, IL, USA)
,
Elkholy Ahmed
(Coordinated Science Laboratory, University of Illinois at Urbana-Champaign, Urbana, IL, USA)
,
Kim Seong Joong
(Coordinated Science Laboratory, University of Illinois at Urbana-Champaign, Urbana, IL, USA)
,
Hanumolu Pavan Kumar
(Coordinated Science Laboratory, University of Illinois at Urbana-Champaign, Urbana, IL, USA)
資料名:
IEEE Journal of Solid-State Circuits
(IEEE Journal of Solid-State Circuits)
巻:
52
号:
1
ページ:
8-20
発行年:
2017年
JST資料番号:
B0761A
ISSN:
0018-9200
CODEN:
IJSCBC
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)