文献
J-GLOBAL ID:201702233169548118
整理番号:17A1705403
シングルイベントに対するRISC V SRAMベースのFPGA実装の特性化故障注入を用いたアップセット【Powered by NICT】
Characterizing a RISC-V SRAM-based FPGA implementation against Single Event Upsets using fault injection
著者 (3件):
Ramos Alexis
(ARIES Research Center, Universidad Antonio de Nebrija, Madrid, Madrid 28040, Spain)
,
Maestro Juan Antonio
(ARIES Research Center, Universidad Antonio de Nebrija, Madrid, Madrid 28040, Spain)
,
Reviriego Pedro
(ARIES Research Center, Universidad Antonio de Nebrija, Madrid, Madrid 28040, Spain)
資料名:
Microelectronics Reliability
(Microelectronics Reliability)
巻:
78
ページ:
205-211
発行年:
2017年
JST資料番号:
C0530A
ISSN:
0026-2714
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
イギリス (GBR)
言語:
英語 (EN)