文献
J-GLOBAL ID:201702233296864438
整理番号:17A0885682
PerfとフェアSMTマルチコアにおける強化性能と公平性への進展を意識したスケジューラ【Powered by NICT】
Perf&Fair: A Progress-Aware Scheduler to Enhance Performance and Fairness in SMT Multicores
著者 (4件):
Feliu Josue
(Department of Computer Engineering(DISCA), Universitat Polite`cnica de Vale`ncia, Cami ́ de Vera s/n, Vale`ncia, Spain)
,
Sahuquillo Julio
(Department of Computer Engineering(DISCA), Universitat Polite`cnica de Vale`ncia, Cami ́ de Vera s/n, Vale`ncia, Spain)
,
Petit Salvador
(Department of Computer Engineering(DISCA), Universitat Polite`cnica de Vale`ncia, Cami ́ de Vera s/n, Vale`ncia, Spain)
,
Duato Jose
(Department of Computer Engineering(DISCA), Universitat Polite`cnica de Vale`ncia, Cami ́ de Vera s/n, Vale`ncia, Spain)
資料名:
IEEE Transactions on Computers
(IEEE Transactions on Computers)
巻:
66
号:
5
ページ:
905-911
発行年:
2017年
JST資料番号:
C0233A
ISSN:
0018-9340
CODEN:
ICTOB4
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)