文献
J-GLOBAL ID:201702234105849895
整理番号:17A0470712
マルチFPGAに及ぼすNoC(ネットワークオンチップ)展開のための衝突管理構造【Powered by NICT】
A collision management structure for NoC deployment on multi-FPGA
著者 (7件):
Dorai Atef
(Hubert-Curien laboratory, UMR CNRS 5516, Jean-Monnet University of Lyon, France)
,
Dorai Atef
(INRIA/IRISA, University of Rennes-1, Lannion France)
,
Dorai Atef
(EmicroE Laboratory LR99ES30, University of Monastir, Tunisia)
,
Fresse Virginie
(Hubert-Curien laboratory, UMR CNRS 5516, Jean-Monnet University of Lyon, France)
,
Combes Catherine
(Hubert-Curien laboratory, UMR CNRS 5516, Jean-Monnet University of Lyon, France)
,
Bourennane El-Bay
(Le2i laboratory UMR CNRS 6306, University of Bourgogne, Dijon, France)
,
Mtibaa Abdellatif
(EmicroE Laboratory LR99ES30, University of Monastir, Tunisia)
資料名:
Microprocessors and Microsystems
(Microprocessors and Microsystems)
巻:
49
ページ:
28-43
発行年:
2017年
JST資料番号:
H0781A
ISSN:
0141-9331
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
オランダ (NLD)
言語:
英語 (EN)