文献
J-GLOBAL ID:201702234292839829
整理番号:17A1570801
ディジタル-アナログ変換器への増倍高分解能を用いたニューラルネットワークアーキテクチャ【Powered by NICT】
A neural network architecture using high resolution multiplying digital to analog converters
著者 (3件):
Saffar Farinoush
(Research Center for Integrated Microsystems, Electrical and Computer Engineering Department, University of Windsor, Windsor, ON, N9B 3P4)
,
Mirhassani Mitra
(Research Center for Integrated Microsystems, Electrical and Computer Engineering Department, University of Windsor, Windsor, ON, N9B 3P4)
,
Ahmadi Majid
(Research Center for Integrated Microsystems, Electrical and Computer Engineering Department, University of Windsor, Windsor, ON, N9B 3P4)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2017
号:
MWSCAS
ページ:
1454-1457
発行年:
2017年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)