文献
J-GLOBAL ID:201702236117176267
整理番号:17A0240824
減少した遅れ時間を持つ65nm CMOSにおける低電力比較器【Powered by NICT】
Low-power comparator in 65-nm CMOS with reduced delay time
著者 (4件):
Tohidi Mohammad
(Integrated Circuits and Electronics Lab., Department of Engineering, Aarhus University, Aarhus, Denmark)
,
Madsen Jens K.
(Integrated Circuits and Electronics Lab., Department of Engineering, Aarhus University, Aarhus, Denmark)
,
Heck Martijn J. R.
(Integrated Circuits and Electronics Lab., Department of Engineering, Aarhus University, Aarhus, Denmark)
,
Moradi Farshad
(Integrated Circuits and Electronics Lab., Department of Engineering, Aarhus University, Aarhus, Denmark)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2016
号:
ICECS
ページ:
736-739
発行年:
2016年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)