文献
J-GLOBAL ID:201702236527939505
整理番号:17A0667706
基数K処理エンジンを用いた極性符号符号器アーキテクチャの高速低面積コストVLSI設計【Powered by NICT】
High-speed low-area-cost VLSI design of polar codes encoder architecture using radix-k processing engines
著者 (3件):
Shih Xin-Yu
(Department of Electrical Engineering, National Sun Yat-sen University, Kaohsiung, Taiwan, 80424, R.O.C)
,
Huang Po-Chun
(Department of Electrical Engineering, National Sun Yat-sen University, Kaohsiung, Taiwan, 80424, R.O.C)
,
Chen Yu-Chun
(Department of Electrical Engineering, National Sun Yat-sen University, Kaohsiung, Taiwan, 80424, R.O.C)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2016
号:
GCCE
ページ:
1-2
発行年:
2016年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)