文献
J-GLOBAL ID:201702238866020710
整理番号:17A0401675
測定に基づく確率的タイミング解析のための適合プロセッサアーキテクチャ【Powered by NICT】
Fitting processor architectures for measurement-based probabilistic timing analysis
著者 (10件):
Kosmidis Leonidas
(Universitat Politecnica de Catalunya, Barcelona, Spain)
,
Kosmidis Leonidas
(Barcelona Supercomputing Center, Barcelona, Spain)
,
Quinones Eduardo
(Barcelona Supercomputing Center, Barcelona, Spain)
,
Abella Jaume
(Barcelona Supercomputing Center, Barcelona, Spain)
,
Vardanega Tullio
(University of Padova, Padova, Italy)
,
Hernandez Carles
(Barcelona Supercomputing Center, Barcelona, Spain)
,
Gianarro Andrea
(Cobham Gaisler, Gotemburg, Sweden)
,
Broster Ian
(Rapita Systems Ltd, York, England)
,
Cazorla Francisco J.
(Barcelona Supercomputing Center, Barcelona, Spain)
,
Cazorla Francisco J.
(Spanish National Research Council (IIIA-CSIC), Barcelona, Spain)
資料名:
Microprocessors and Microsystems
(Microprocessors and Microsystems)
巻:
47
号:
PB
ページ:
287-302
発行年:
2016年
JST資料番号:
H0781A
ISSN:
0141-9331
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
オランダ (NLD)
言語:
英語 (EN)