文献
J-GLOBAL ID:201702239197691262
整理番号:17A0214256
FDSOI技術における応力とバックゲートバイアス最大効率のための新しい二重分離方式【Powered by NICT】
A novel dual isolation scheme for stress and back-bias maximum efficiency in FDSOI Technology
著者 (18件):
Berthelon R.
(CEA-LETI, Minatec campus, 17 rue des Martyrs, 38054 Grenoble, France)
,
Andrieu F.
(CEA-LETI, Minatec campus, 17 rue des Martyrs, 38054 Grenoble, France)
,
Perreau P.
(CEA-LETI, Minatec campus, 17 rue des Martyrs, 38054 Grenoble, France)
,
Cooper D.
(CEA-LETI, Minatec campus, 17 rue des Martyrs, 38054 Grenoble, France)
,
Roze F.
(CEA-LETI, Minatec campus, 17 rue des Martyrs, 38054 Grenoble, France)
,
Gourhant O.
(STMicroelectronics, 850 rue Monnet, B.P. 16, F-38926 Crolles, France)
,
Rivallin P.
(CEA-LETI, Minatec campus, 17 rue des Martyrs, 38054 Grenoble, France)
,
Bernier N.
(CEA-LETI, Minatec campus, 17 rue des Martyrs, 38054 Grenoble, France)
,
Cros A.
(STMicroelectronics, 850 rue Monnet, B.P. 16, F-38926 Crolles, France)
,
Ndiaye C.
(STMicroelectronics, 850 rue Monnet, B.P. 16, F-38926 Crolles, France)
,
Baylac E.
(STMicroelectronics, 850 rue Monnet, B.P. 16, F-38926 Crolles, France)
,
Souchier E.
(STMicroelectronics, 850 rue Monnet, B.P. 16, F-38926 Crolles, France)
,
Dutartre D.
(STMicroelectronics, 850 rue Monnet, B.P. 16, F-38926 Crolles, France)
,
Claverie A.
(CEMES-CNRS, 29 Rue Jeanne Marvig 31055 Toulouse Cedex 4, France)
,
Weber O.
(CEA-LETI, Minatec campus, 17 rue des Martyrs, 38054 Grenoble, France)
,
Josse E.
(STMicroelectronics, 850 rue Monnet, B.P. 16, F-38926 Crolles, France)
,
Vinet M.
(CEA-LETI, Minatec campus, 17 rue des Martyrs, 38054 Grenoble, France)
,
Haond M.
(STMicroelectronics, 850 rue Monnet, B.P. 16, F-38926 Crolles, France)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2016
号:
IEDM
ページ:
17.7.1-17.7.4
発行年:
2016年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)