文献
J-GLOBAL ID:201702239927989433
整理番号:17A0856548
16nm FinFETにおけるXXXII方法時間インターリーブ型SARA DCを用いた56Gb/s PAM4有線トランシーバ【Powered by NICT】
A 56-Gb/s PAM4 Wireline Transceiver Using a 32-Way Time-Interleaved SAR ADC in 16-nm FinFET
著者 (14件):
Frans Yohan
(Xilinx, Inc, San Jose, CA, USA)
,
Shin Jaewook
(Xilinx, Inc, San Jose, CA, USA)
,
Zhou Lei
(Xilinx, Inc, San Jose, CA, USA)
,
Upadhyaya Parag
(Xilinx, Inc, San Jose, CA, USA)
,
Im Jay
(Xilinx, Inc, San Jose, CA, USA)
,
Kireev Vassili
(Xilinx, Inc, San Jose, CA, USA)
,
Elzeftawi Mohamed
(Xilinx, Inc, San Jose, CA, USA)
,
Hedayati Hiva
(Xilinx, Inc, San Jose, CA, USA)
,
Pham Toan
(Xilinx, Inc, San Jose, CA, USA)
,
Asuncion Santiago
(Xilinx, Inc, San Jose, CA, USA)
,
Borrelli Chris
(Xilinx, Inc, San Jose, CA, USA)
,
Zhang Geoff
(Xilinx, Inc, San Jose, CA, USA)
,
Zhang Hongtao
(Xilinx, Inc, San Jose, CA, USA)
,
Chang Ken
(Xilinx, Inc, San Jose, CA, USA)
資料名:
IEEE Journal of Solid-State Circuits
(IEEE Journal of Solid-State Circuits)
巻:
52
号:
4
ページ:
1101-1110
発行年:
2017年
JST資料番号:
B0761A
ISSN:
0018-9200
CODEN:
IJSCBC
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)