文献
J-GLOBAL ID:201702240073211958
整理番号:17A0328674
高速シリコン貫通ビア結合遅延推定のためのチェーンベースアプローチ【Powered by NICT】
Chain-Based Approach for Fast Through-Silicon-Via Coupling Delay Estimation
著者 (5件):
Jang Jaewon
(Yonsei University, Seoul, South Korea)
,
Cheong Minho
(Yonsei University, Seoul, South Korea)
,
Ahn Jin-Ho
(Department of Electronic Engineering, Hoseo University, Chungnam, South Korea)
,
Lim Sung Kyu
(School of Electrical and Computer Engineering, Georgia Institute of Technology, Atlanta, GA, USA)
,
Kang Sungho
(Yonsei University, Seoul, South Korea)
資料名:
IEEE Transactions on Very Large Scale Integration (VLSI) Systems
(IEEE Transactions on Very Large Scale Integration (VLSI) Systems)
巻:
25
号:
3
ページ:
1178-1182
発行年:
2017年
JST資料番号:
W0516A
ISSN:
1063-8210
CODEN:
ITCOB4
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)