文献
J-GLOBAL ID:201702240981381592
整理番号:17A1635303
非対称特徴プロセスサイズ特性を有する3次元電荷トラップNANDフラッシュの性能のブースティング【Powered by NICT】
Boosting the performance of 3D charge trap NAND flash with asymmetric feature process size characteristic
著者 (4件):
Chen Shuo-Han
(National Tsing Hua University, Department of Computer Science, Hsinchu, Taiwan)
,
Chen Yen-Ting
(National Tsing Hua University, Department of Computer Science, Hsinchu, Taiwan)
,
Wei Hsin-Wen
(Tamkang University, Department of Electrical and Computer Engineering, Taipei, Taiwan)
,
Shih Wei-Kuan
(National Tsing Hua University, Department of Computer Science, Hsinchu, Taiwan)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2017
号:
DAC
ページ:
1-6
発行年:
2017年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)