文献
J-GLOBAL ID:201702241118756122
整理番号:17A1725751
ゲートworkfunctlon,弁体の過剰長さと弁体の過剰誘電率を用いた再構成可能なFETの性能向上【Powered by NICT】
Performance enhancement of reconfigurable FET using gate workfunctlon, inter-gate length and inter-gate dielectric permittivity
著者 (3件):
Sadagopan P. S. S. K. P.
(Department of ECE, SSN College of Engineering, Kalavakkam, Chennai, India)
,
Vaithianathan V.
(Department of ECE, SSN College of Engineering, Kalavakkam, Chennai, India)
,
Srinivasan R.
(Department of IT, SSN College of Engineering, Kalavakkam, Chennai, India)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2017
号:
ICSCN
ページ:
1-4
発行年:
2017年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)