文献
J-GLOBAL ID:201702242388542940
整理番号:17A1729242
FWL RLSアルゴリズムのVHDL実現【Powered by NICT】
VHDL implementation of FWL RLS algorithm
著者 (3件):
Bellizia Davide
(Department of Information, Electronic, Telecommunication Engineering, University of Rome Sapienza, Rome, Italy)
,
Monsurro Pietro
(Department of Information, Electronic, Telecommunication Engineering, University of Rome Sapienza, Rome, Italy)
,
Trifiletti Alessandro
(Department of Information, Electronic, Telecommunication Engineering, University of Rome Sapienza, Rome, Italy)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2017
号:
ECCTD
ページ:
1-4
発行年:
2017年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)