文献
J-GLOBAL ID:201702242674303513
整理番号:17A1645801
FPGAプラットフォーム上へのAESの動的再構成実装の開発【Powered by NICT】
Development of dynamic reconfiguration implementation of AES on FPGA platform
著者 (3件):
Burman Shuchishman
(Department of Electronics and Communication Engineering, National Institute of Technology Meghalaya, Shillong 793003, Meghalaya India)
,
Rangababu P.
(Department of Electronics and Communication Engineering, National Institute of Technology Meghalaya, Shillong 793003, Meghalaya India)
,
Datta Kamalika
(Department of Computer Science and Engineering, National Institute of Technology Meghalaya, Shillong 793003, Meghalaya India)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2017
号:
DevIC
ページ:
247-251
発行年:
2017年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)