文献
J-GLOBAL ID:201702243141724389
整理番号:17A0238406
3D NAND技術における設計課題:層コンデンサを用いた4.8X面積と1.3X電力効率の良い20V電荷ポンプ【Powered by NICT】
Design challenge in 3D NAND technology: A 4.8X area- and 1.3X power-efficient 20V charge pump using tier capacitors
著者 (6件):
Tanzawa T.
(Micron Memory Japan, Inc., 5-37-1, Kamata, Ota-ku, Tokyo 144-8721, Japan)
,
Murakoshi T.
(Micron Memory Japan, Inc., 5-37-1, Kamata, Ota-ku, Tokyo 144-8721, Japan)
,
Kamijo T.
(Micron Memory Japan, Inc., 5-37-1, Kamata, Ota-ku, Tokyo 144-8721, Japan)
,
Tanaka T.
(Micron Memory Japan, Inc., 5-37-1, Kamata, Ota-ku, Tokyo 144-8721, Japan)
,
McNeil J. J.
(Micron Technology, Inc., Boise, ID 83707, US)
,
Duesman K.
(Micron Technology, Inc., Boise, ID 83707, US)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2016
号:
A-SSCC
ページ:
165-168
発行年:
2016年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)