文献
J-GLOBAL ID:201702243208140623
整理番号:17A1570717
デバイス-回路同時最適化フレームワークを用いたゲートオールアラウンドFETを基にした6T SRAM設計【Powered by NICT】
Gate-all-around FET based 6T SRAM design using a device-circuit co-optimization framework
著者 (3件):
Wang Luhao
(Department of Electrical Engineering, University of Southern California, Los Angeles, CA, 90089)
,
Shafaei Alireza
(Department of Electrical Engineering, University of Southern California, Los Angeles, CA, 90089)
,
Pedram Massoud
(Department of Electrical Engineering, University of Southern California, Los Angeles, CA, 90089)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2017
号:
MWSCAS
ページ:
1113-1116
発行年:
2017年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)