文献
J-GLOBAL ID:201702243606807481
整理番号:17A0417516
65nm CMOSによる8.6A~0.25V75GHz,5mW,0.3ps_rmsジッタカスケードリングベースディジタル注入同期クロック乗算器【Powered by NICT】
8.6 A 2.5-to-5.75GHz 5mW 0.3psrms-jitter cascaded ring-based digital injection-locked clock multiplier in 65nm CMOS
著者 (5件):
Coombs Daniel
(University of Illinois, Urbana, United States of America)
,
Elkholy Ahmed
(University of Illinois, Urbana, United States of America)
,
Nandwana Romesh Kumar
(University of Illinois, Urbana, United States of America)
,
Elmallah Ahmed
(University of Illinois, Urbana, United States of America)
,
Hanumolu Pavan Kumar
(University of Illinois, Urbana, United States of America)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2017
号:
ISSCC
ページ:
152-153
発行年:
2017年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)