文献
J-GLOBAL ID:201702244254812391
整理番号:17A1725823
Karatsubaアルゴリズムと並列プレフィックス加算器を用いた単一精度浮動小数点乗算の設計と解析【Powered by NICT】
Design and analysis of single precision floating point multiplication using Karatsuba algorithm and parallel prefix adders
著者 (2件):
Gowreesrinivas K V
(Department of Electronics Engineering, Pondicherry University, Pondicherry, India)
,
Samundiswary P.
(Department of Electronics Engineering, Pondicherry University, Pondicherry, India)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2017
号:
ICSCN
ページ:
1-6
発行年:
2017年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)