文献
J-GLOBAL ID:201702244354236995
整理番号:17A1570467
低電力AES-GCMは65nm SOTB CMOSプロセスにおける暗号化コアを認証【Powered by NICT】
A low power AES-GCM authenticated encryption core in 65nm SOTB CMOS process
著者 (4件):
Hoang Van-Phuc
(Le Quy Don Technical University, 236 Hoang Quoc Viet Str., Hanoi, Vietnam)
,
Nguyen Van-Tinh
(Le Quy Don Technical University, 236 Hoang Quoc Viet Str., Hanoi, Vietnam)
,
Nguyen Anh-Thai
(Le Quy Don Technical University, 236 Hoang Quoc Viet Str., Hanoi, Vietnam)
,
Pham Cong-Kha
(Graduate School of Informatics and Engineering, The University of Electro-Communications, 1-5-1 Chofugaoka, Chofu-shi, Tokyo, 182-8585, Japan)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2017
号:
MWSCAS
ページ:
112-115
発行年:
2017年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)