文献
J-GLOBAL ID:201702244354799897
整理番号:17A0417657
14nm CMOS FinFETにおける背景第2段階コモンモード制御とオフセットキャリブレーションを用いた28.5A10B1.5GS/sパイプラインSARA DC【Powered by NICT】
28.5 A 10b 1.5GS/s pipelined-SAR ADC with background second-stage common-mode regulation and offset calibration in 14nm CMOS FinFET
著者 (11件):
Kull Lukas
(IBM Zurich Research Laboratory, Rueschlikon, Switzerland)
,
Luu Danny
(IBM Zurich Research Laboratory, Rueschlikon, Switzerland)
,
Menolfi Christian
(IBM Zurich Research Laboratory, Rueschlikon, Switzerland)
,
Braendli Matthias
(IBM Zurich Research Laboratory, Rueschlikon, Switzerland)
,
Francese Pier Andrea
(IBM Zurich Research Laboratory, Rueschlikon, Switzerland)
,
Morf Thomas
(IBM Zurich Research Laboratory, Rueschlikon, Switzerland)
,
Kossel Marcel
(IBM Zurich Research Laboratory, Rueschlikon, Switzerland)
,
Yueksel Hazar
(IBM Zurich Research Laboratory, Rueschlikon, Switzerland)
,
Cevrero Alessandro
(IBM Zurich Research Laboratory, Rueschlikon, Switzerland)
,
Ozkaya Ilter
(IBM Zurich Research Laboratory, Rueschlikon, Switzerland)
,
Toifl Thomas
(IBM Zurich Research Laboratory, Rueschlikon, Switzerland)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2017
号:
ISSCC
ページ:
474-475
発行年:
2017年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)