文献
J-GLOBAL ID:201702249701688531
整理番号:17A0965954
超低電力VLSIプロセッサのための自己終端書込み機構を持つ3端子MTJに基づく不揮発性論理回路【Powered by NICT】
Three-terminal MTJ-based nonvolatile logic circuits with self-terminated writing mechanism for ultra-low-power VLSI processor
著者 (4件):
Hanyu Takahiro
(Research Institute of Electrical Communication, Tohoku University, Japan)
,
Suzuki Daisuke
(Frontier Research Institute for Interdisciplinary Science, Tohoku University, Japan)
,
Onizawa Naoya
(Frontier Research Institute for Interdisciplinary Science, Tohoku University, Japan)
,
Natsui Masanori
(Research Institute of Electrical Communication, Tohoku University, Japan)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2017
号:
DATE
ページ:
548-553
発行年:
2017年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)