文献
J-GLOBAL ID:201702250706792255
整理番号:17A0417511
セキュリティを意識した統合バック電圧調整器を介したAES-128コアの8.1改善された電力サイドチャネル攻撃耐性【Powered by NICT】
8.1 Improved power-side-channel-attack resistance of an AES-128 core via a security-aware integrated buck voltage regulator
著者 (6件):
Kar Monodeep
(Georgia Institute of Technology, Atlanta, United States of America)
,
Singh Arvind
(Georgia Institute of Technology, Atlanta, United States of America)
,
Mathew Sanu
(Intel, Hillsboro, OR, United States of America)
,
Rajan Anand
(Intel, Hillsboro, OR, United States of America)
,
De Vivek
(Intel, Hillsboro, OR, United States of America)
,
Mukhopadhyay Saibal
(Georgia Institute of Technology, Atlanta, United States of America)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2017
号:
ISSCC
ページ:
142-143
発行年:
2017年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)