文献
J-GLOBAL ID:201702251813888887
整理番号:17A1273325
HW/SW共通設計されたプロセッサ:課題,設計の選択と評価のためのシミュレーションのインフラストラクチャ【Powered by NICT】
HW/SW co-designed processors: Challenges, design choices and a simulation infrastructure for evaluation
著者 (8件):
Kumar Rakesh
(University of Edinburgh, UK)
,
Cano Jose
(University of Edinburgh, UK)
,
Brankovicy Aleksandar
(Intel)
,
Pavlouz Demos
(11pets)
,
Stavrouz Kyriakos
(11pets)
,
Gibertx Enric
(Pharmacelera)
,
Martinez Alejandro
(ARM)
,
Gonzalez Antonio
(Universitat Polite`cnica de Catalunya, Spain)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2017
号:
ISPASS
ページ:
185-194
発行年:
2017年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)