文献
J-GLOBAL ID:201702253647694480
整理番号:17A0055057
スタック試験時間短縮3次元集積回路のためのテストアクセス機構【Powered by NICT】
Test access mechaism for stack test time reduction of 3-dimensional integrated circuit
著者 (3件):
Choi Inhyuk
(Department of Electrical and Electronic Engineering, Yonsei University Seoul, Korea)
,
Oh Hyunggoy
(Department of Electrical and Electronic Engineering, Yonsei University Seoul, Korea)
,
Kang Sungho
(Department of Electrical and Electronic Engineering, Yonsei University Seoul, Korea)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2016
号:
APCCAS
ページ:
522-525
発行年:
2016年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)