文献
J-GLOBAL ID:201702253719713518
整理番号:17A1036233
16nmバルクFinFET技術におけるフリップ-フロップ設計のための熱中性子誘起ソフトエラー率【Powered by NICT】
Thermal neutron-induced soft-error rates for flip-flop designs in 16-nm bulk FinFET technology
著者 (9件):
Zhang H.
(Vanderbilt University, Nashville, TN 37212)
,
Jiang H.
(Vanderbilt University, Nashville, TN 37212)
,
Brockman J. D.
(University of Missouri Research Reactor Center, MO 65211)
,
Assis T. R.
(Robust Chip, Inc., Pleasanton, CA 94588)
,
Fan X.
(Vanderbilt University, Nashville, TN 37212)
,
Bhuva B. L.
(Vanderbilt University, Nashville, TN 37212)
,
Narasimham B.
(Broadcom Corporation, Irvine, CA 92617)
,
Wen S.-J.
(Cisco Systems, Inc., San Jose, CA 95134)
,
Wong R.
(Cisco Systems, Inc., San Jose, CA 95134)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2017
号:
IRPS
ページ:
3D-3.1-3D-3.4
発行年:
2017年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)