文献
J-GLOBAL ID:201702255327557222
整理番号:17A1649744
16nm技術を用いたvedic乗算アルゴリズムを用いた高速8ビット二値乗算器の設計【Powered by NICT】
Design of high performance 8 bit binary multiplier using vedic multiplication algorithm with 16 nm technology
著者 (2件):
Dey Koyel
(Department of Electronics & Telecommunication Engineering, Jadavpur University, Kolkata, India)
,
Chattopadhyay Sudipta
(Department of Electronics & Telecommunication Engineering, Jadavpur University, Kolkata, India)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2017
号:
IEMENTech
ページ:
1-5
発行年:
2017年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)