文献
J-GLOBAL ID:201702256346022245
整理番号:17A1570608
双方向ゲート遅延線時間積分器を用いた低電力全ディジタルΔΣTDC【Powered by NICT】
Low-power all-digital ΔΣ TDC with bi-directional gated delay line time integrator
著者 (2件):
Park Young Jun
(Department of Electrical and Computer Engineering, Ryerson University, Toronto, ON, Canada)
,
Yuan Fei
(Department of Electrical and Computer Engineering, Ryerson University, Toronto, ON, Canada)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2017
号:
MWSCAS
ページ:
679-682
発行年:
2017年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)