文献
J-GLOBAL ID:201702257375912899
整理番号:17A1359781
140MHz読取速度とデータ記憶1Mサイクル耐久性を有する柔軟な2-in-1構造,コード記憶を有する40nmスプリットゲートに埋め込まれたフラッシュマクロ【Powered by NICT】
A 40nm split gate embedded flash macro with flexible 2-in-1 architecture, code memory with 140MHz read speed and data memory with 1M cycles endurance
著者 (4件):
Yu Hung-Chang
(Taiwan Semiconductor Manufacturing Company, Hsin-Chu, Taiwan, ROC)
,
Lin Ku-Feng
(Taiwan Semiconductor Manufacturing Company, Hsin-Chu, Taiwan, ROC)
,
Chih Yu-Der
(Taiwan Semiconductor Manufacturing Company, Hsin-Chu, Taiwan, ROC)
,
Chang Jonathan
(Taiwan Semiconductor Manufacturing Company, Hsin-Chu, Taiwan, ROC)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2017
号:
VLSI Circuits
ページ:
C198-C199
発行年:
2017年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)