文献
J-GLOBAL ID:201702257927695669
整理番号:17A1835306
利得余裕と位相余裕基準を用いた遅延システムのためのPIDコントローラの設計【Powered by NICT】
Design of PID controller for delayed systems using gain margin and phase margin criteria
著者 (2件):
Singh Sunil Kumar
(Mechatronics., IIITDM Jabalpur, Jabalpur, India)
,
Padhy Prabin Kumar
(Electronics and Communication., IIITDM Jabalpur, Jabalpur, India)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2017
号:
ICPCES
ページ:
1-6
発行年:
2017年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)