文献
J-GLOBAL ID:201702257952447871
整理番号:17A1485009
アナログ回路の準形式的検証のための限界最適化の利用【Powered by NICT】
Exploiting bounds optimization for the semi-formal verification of analog circuits
著者 (4件):
Lahiouel Ons
(Dept. of Electrical and Computer Engineering, Concordia University, Montreal, Quebec, Canada)
,
Aridhi Henda
(Dept. of Electrical and Computer Engineering, Concordia University, Montreal, Quebec, Canada)
,
Zaki Mohamed H.
(Dept. of Electrical and Computer Engineering, Concordia University, Montreal, Quebec, Canada)
,
Tahar Sofiene
(Dept. of Electrical and Computer Engineering, Concordia University, Montreal, Quebec, Canada)
資料名:
Integration. the VLSI Journal
(Integration. the VLSI Journal)
巻:
59
ページ:
135-147
発行年:
2017年
JST資料番号:
H0891A
ISSN:
0167-9260
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
オランダ (NLD)
言語:
英語 (EN)