文献
J-GLOBAL ID:201702260992367593
整理番号:17A1727306
シリコン絶縁ゲートバイポーラトランジスタにおけるターンオフ振動抑制のシミュレーション【Powered by NICT】
Simulation of turn-off oscillation suppression in silicon insulated gate bipolar transistors
著者 (2件):
Machida Satoru
(Toyota Central R&D Labs., Inc., 41-1, Yokomichi, Nagakute, Aichi, Japan)
,
Nomura Katsuya
(Toyota Central R&D Labs., Inc., 41-1, Yokomichi, Nagakute, Aichi, Japan)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2017
号:
SISPAD
ページ:
257-260
発行年:
2017年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)