文献
J-GLOBAL ID:201702261060792154
整理番号:17A1781517
しきい値以下のレベルでの操作のためのe DRAM細胞へのFinFET導入の適合性【Powered by NICT】
Suitability of FinFET introduction into eDRAM cells for operate at sub-threshold level
著者 (4件):
Amat E.
(Electronic Engineering Department, Universitat Polite`cnica de Catalunya (UPC), Barcelona, Spain)
,
Calomarde A.
(Electronic Engineering Department, Universitat Polite`cnica de Catalunya (UPC), Barcelona, Spain)
,
Canal R.
(Computer Architecture Department, Universitat Polite`cnica de Catalunya (UPC), Barcelona, Spain)
,
Rubio A.
(Electronic Engineering Department, Universitat Polite`cnica de Catalunya (UPC), Barcelona, Spain)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2017
号:
PATMOS
ページ:
1-6
発行年:
2017年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)