文献
J-GLOBAL ID:201702261571119549
整理番号:17A0825228
改良されたソフトエラー耐性のための16nm FinFET技術における電荷ステアリングラッチ設計【Powered by NICT】
Charge-Steering Latch Design in 16 nm FinFET Technology for Improved Soft Error Hardness
著者 (6件):
Narasimham Balaji
(Broadcom Limited, Irvine, CA, USA)
,
Chandrasekharan Karthik
(Broadcom Limited, Irvine, CA, USA)
,
Wang Jung K.
(Broadcom Limited, Irvine, CA, USA)
,
Ni Kai
(Vanderbilt University, Nashville, TN, USA)
,
Bhuva Bharat L.
(Vanderbilt University, Nashville, TN, USA)
,
Schrimpf Ronald D.
(Vanderbilt University, Nashville, TN, USA)
資料名:
IEEE Transactions on Nuclear Science
(IEEE Transactions on Nuclear Science)
巻:
64
号:
1
ページ:
353-358
発行年:
2017年
JST資料番号:
C0235A
ISSN:
0018-9499
CODEN:
IETNAE
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)