文献
J-GLOBAL ID:201702262757144114
整理番号:17A0565955
45nmテクノロジ向けオープンソース・プロセス設計キットを用いたレジスタキャッシュシステムの設計
Design of a Register Cache System with an Open Source Process Design Kit for 45nm Technology
著者 (5件):
YAMADA Junji
(Graduate School of Information Science and Technology, The University of Tokyo)
,
JIMBO Ushio
(Department of Informatics, School of Multidisciplinary Sciences, SOKENDAI (Graduate University for Advanced Studies))
,
SHIOYA Ryota
(Graduate School of Engineering, Nagoya University)
,
GOSHIMA Masahiro
(Graduate School of Information Science and Technology, National Institute of Informatics)
,
SAKAI Shuichi
(Graduate School of Information Science and Technology, The University of Tokyo)
資料名:
IEICE Transactions on Electronics (Web)
(IEICE Transactions on Electronics (Web))
巻:
E100.C
号:
3
ページ:
232-244(J-STAGE)
発行年:
2017年
JST資料番号:
U0468A
ISSN:
1745-1353
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
日本 (JPN)
言語:
英語 (EN)