文献
J-GLOBAL ID:201702262926112131
整理番号:17A1729120
28nm FD-SOI技術の超低電力CMOS論理ゲートの設計空間調査【Powered by NICT】
Design-space exploration of ultra-low power CMOS logic gates in a 28 nm FD-SOI technology
著者 (4件):
Vohrmann Marten
(Cognitronics and Sensor Systems Group, CITEC, Bielefeld University, 33619 Bielefeld, Germany)
,
Geisler Philippe
(Cognitronics and Sensor Systems Group, CITEC, Bielefeld University, 33619 Bielefeld, Germany)
,
Jungeblut Thorsten
(Cognitronics and Sensor Systems Group, CITEC, Bielefeld University, 33619 Bielefeld, Germany)
,
Ruckert Ulrich
(Cognitronics and Sensor Systems Group, CITEC, Bielefeld University, 33619 Bielefeld, Germany)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2017
号:
ECCTD
ページ:
1-4
発行年:
2017年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)