文献
J-GLOBAL ID:201702266151419550
整理番号:17A0362415
組合せ回路のための効率的な信頼性評価方法論【Powered by NICT】
Efficient reliability evaluation methodologies for combinational circuits
著者 (6件):
Cai Hao
(Institut Mines-TELECOM, TELECOM-ParisTech, LTCI-CNRS 46 Rue Barrault, 75013 Paris, France)
,
Liu Kaikai
(Institut Mines-TELECOM, TELECOM-ParisTech, LTCI-CNRS 46 Rue Barrault, 75013 Paris, France)
,
de Barros Naviner Lirida Alves
(Institut Mines-TELECOM, TELECOM-ParisTech, LTCI-CNRS 46 Rue Barrault, 75013 Paris, France)
,
Wang You
(Institut Mines-TELECOM, TELECOM-ParisTech, LTCI-CNRS 46 Rue Barrault, 75013 Paris, France)
,
Slimani Mariem
(Institut Mines-TELECOM, TELECOM-ParisTech, LTCI-CNRS 46 Rue Barrault, 75013 Paris, France)
,
Naviner Jean-Francois
(Institut Mines-TELECOM, TELECOM-ParisTech, LTCI-CNRS 46 Rue Barrault, 75013 Paris, France)
資料名:
Microelectronics Reliability
(Microelectronics Reliability)
巻:
64
ページ:
19-25
発行年:
2016年
JST資料番号:
C0530A
ISSN:
0026-2714
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
イギリス (GBR)
言語:
英語 (EN)