文献
J-GLOBAL ID:201702267651959458
整理番号:17A1645883
NMOSベース負性微分抵抗を用いた1ビット全加算器の設計【Powered by NICT】
Design of 1-bit full adder using NMOS based negative differential resistance
著者 (3件):
Chowdhury Subhajit Dutta
(Electronics and Communication Engineering Department, Institute of Engineering and Management, Kolkata, West Bengal)
,
Chaudhuri Rajarshi Roy
(Electronics and Tele-Communication Engineering Department, IIEST Shibpur, West Bengal)
,
Sarkar Mili
(Electronics and Communication Engineering Department, Institute of Engineering and Management, Kolkata, West Bengal)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2017
号:
DevIC
ページ:
630-636
発行年:
2017年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)