文献
J-GLOBAL ID:201702268746943990
整理番号:17A1570668
Xilinx FPGAに実装されたサブps分解能のプログラム可能な遅延【Powered by NICT】
Sub-ps resolution programmable delays implemented in a Xilinx FPGA
著者 (3件):
Berrima Safa
(Department of Electrical Engineering, Polytechnique Montre ́al, Montre ́al, QC, Canada)
,
Blaquiere Yves
(Department of Electrical Engineering, E ́cole de Technologie Supe ́rieure, Montre ́al, QC, Canada)
,
Savaria Yvon
(Department of Electrical Engineering, Polytechnique Montre ́al, Montre ́al, QC, Canada)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2017
号:
MWSCAS
ページ:
918-921
発行年:
2017年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)