文献
J-GLOBAL ID:201702269394656823
整理番号:17A1647912
可逆論理ゲートに基づく低電力Viterbi復号器の設計【Powered by NICT】
Low power Viterbi decoder design based on reversible logic gates
著者 (3件):
Naveen K B
(VTU, Belgaum)
,
Puneeth G S
(Dept. of ECE, BGS Institute of Technology, BG Nagar, Mandya, India)
,
Rangaraju M N Sree
(Dept. of ECE, Bangalore Institute of Technology, Bangalore, India)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2017
号:
ICECS
ページ:
201-205
発行年:
2017年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)