文献
J-GLOBAL ID:201702270654888891
整理番号:17A0475143
ネットワークオンチップベースマルチコアプラットフォームのためのデッドラインおよびエネルギーを意識した動的タスクマッピングとスケジューリング【Powered by NICT】
Deadline and energy aware dynamic task mapping and scheduling for Network-on-Chip based multi-core platform
著者 (4件):
Chatterjee Navonil
(Department of Electronics and Electrical Communication Engineering, Indian Institute of Technology, Kharagpur, WB 721302, India)
,
Paul Suraj
(Department of Electronics and Electrical Communication Engineering, Indian Institute of Technology, Kharagpur, WB 721302, India)
,
Mukherjee Priyajit
(Department of Electronics and Electrical Communication Engineering, Indian Institute of Technology, Kharagpur, WB 721302, India)
,
Chattopadhyay Santanu
(Department of Electronics and Electrical Communication Engineering, Indian Institute of Technology, Kharagpur, WB 721302, India)
資料名:
Journal of Systems Architecture
(Journal of Systems Architecture)
巻:
74
ページ:
61-77
発行年:
2017年
JST資料番号:
A0883A
ISSN:
1383-7621
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
オランダ (NLD)
言語:
英語 (EN)