文献
J-GLOBAL ID:201702272134151828
整理番号:17A0020669
計算中心MapReduce加速のための粗粒度再構成可能アーキテクチャ【Powered by NICT】
A Coarse-Grained Reconfigurable Architecture for Compute-Intensive MapReduce Acceleration
著者 (5件):
Liang Shuang
(Institute of Microelectronics, Tsinghua University, Beijing, China)
,
Yin Shouyi
(Institute of Microelectronics, Tsinghua University, Beijing, China)
,
Liu Leibo
(Institute of Microelectronics, Tsinghua University, Beijing, China)
,
Guo Yike
(Department of Computing, Imperial College London, London, United Kingdom)
,
Wei Shaojun
(Institute of Microelectronics, Tsinghua University, Beijing, China)
資料名:
IEEE Computer Architecture Letters
(IEEE Computer Architecture Letters)
巻:
15
号:
2
ページ:
69-72
発行年:
2016年
JST資料番号:
W1860A
ISSN:
1556-6056
CODEN:
ICALC3
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)